DDR的信號探測技術 在DDR的信號測試中，還有 一 個要解決的問題是怎么找到相應的測試點進行信號探 測。由于DDR的信號不像PCle、SATA、USB等總線 一 樣有標準的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對信號規(guī)范的定義也都是在內存顆粒的BGA引腳上，這就 使得信號探測成為一個復雜的問題。 比如對于DIMM條的DDR信號質量測試來說，雖然在金手指上測試是方便的找到 測試點的方法，但是測得的信號通常不太準確。原因是DDR總線的速率比較高，而且可能 經(jīng)過金手指后還有信號的分叉，這就造成金手指上的信號和內存顆粒引腳上的信號形狀差異很大。 快速 DDR4協(xié)議解碼...

在實際探測時，對于DDR的CLK和DQS,由于通常是差分的信號(DDR1和DDR2的 DQS還是單端信號，DDR3以后的DQS就是差分的了),所以 一般用差分探頭測試。DQ信 號是單端信號，所以用差分或者單端探頭測試都可以。另外，DQ信號的數(shù)量很多，雖然逐 個測試是嚴格的方法，但花費時間較多，所以有時用戶會選擇一些有代表性的信號進行測 試，比如選擇走線長度長、短、中間長度的DQ信號進行測試。 還有些用戶想在溫箱里對DDR信號質量進行測試，比如希望的環(huán)境溫度變化范圍為-40～85℃,這對于使用的示波器探頭也是個挑戰(zhàn)。 一般示波器的探頭都只能在室溫下工 作，在極端的溫度條件下探頭可能會被...

除了DDR以外，近些年隨著智能移動終端的發(fā)展，由DDR技術演變過來的LPDDR (Low-Power DDR,低功耗DDR)也發(fā)展很快。LPDDR主要針對功耗敏感的應用場景，相 對于同一代技術的DDR來說會采用更低的工作電壓，而更低的工作電壓可以直接減少器 件的功耗。比如LPDDR4的工作電壓為1. 1V,比標準的DDR4的1.2V工作電壓要低一 些，有些廠商還提出了更低功耗的內存技術，比如三星公司推出的LPDDR4x技術，更是把 外部I/O的電壓降到了0.6V。但是要注意的是，更低的工作電壓對于電源紋波和串擾噪 聲會更敏感，其電路設計的挑戰(zhàn)性更大。除了降低工作電壓以外，LPDDR還會采用一些...

DDR-致性測試探測和夾具 DDR的信號速率都比較高，要進行可靠的測量，通常推薦的探頭連接方式是使用焊接式 探頭。還有許多很難在PCB板上找到相應的測試焊盤的情況（比如釆用盲埋孔或雙面BGA 焊接的情況），所以Agilent還提供了不同種類的BGA探頭，通過對板子做重新焊接將BGA 的Adapter焊接在DDR的memory chip和PCB板中間，并將信號引出。DDR3的 BGA探頭的焊接例子。 DDR是需要進行信號完整性測試的總線中復雜的總線，不僅走線多、探測困難，而且 時序復雜，各種操作交織在一起。本文分別從時鐘、地址、命令、數(shù)據(jù)總線方面介紹信號完 整性一致性測試的一些要...

按照存儲信息方式的不同，隨機存儲器又分為靜態(tài)隨機存儲器SRAM(Static RAM)和 動態(tài)隨機存儲器DRAM(Dynamic RAM)。SRAM運行速度較快、時延小、控制簡單，但是 SRAM每比特的數(shù)據(jù)存儲需要多個晶體管，不容易實現(xiàn)大的存儲容量，主要用于一些對時 延和速度有要求但又不需要太大容量的場合，如一些CPU芯片內置的緩存等。DRAM的 時延比SRAM大，而且需要定期的刷新，控制電路相對復雜。但是由于DRAM每比特數(shù)據(jù)存儲只需要一個晶體管，因此具有集成度高、功耗低、容量大、成本低等特點，目前已經(jīng)成為大 容量RAM的主流，典型的如現(xiàn)在的PC、服務器、嵌入式系統(tǒng)上用的大容量內存都是DRA...

我們看到，在用通用方法進行的眼圖測試中，由于信號的讀寫和三態(tài)都混在一起，因此很難對信號質量進行評估。要進行信號的評估，第1步是要把讀寫信號分離出來。傳統(tǒng)上有幾種方法用來進行讀寫信號的分離，但都存在一定的缺陷?？梢岳米x寫Preamble的寬度不同用脈沖寬度觸發(fā)，但由于JEDEC只規(guī)定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進行分離。也可以利用讀寫信號的幅度不同進行分離，如圖7-138中間 的圖片所示，但是如果讀寫信號幅度差別不大，則也不適用6還可以根據(jù)RAS、CAS、CS、 WE等...

相關器件的應用手冊，ApplicationNote:在這個文檔中，廠家一般會提出一些設計建議，甚至參考設計，有時該文檔也會作為器件手冊的一部分出現(xiàn)在器件手冊文檔中。但是在資料的搜集和準備中，要注意這些信息是否齊備。 參考設計，ReferenceDesiqn:對于比較復雜的器件，廠商一般會提供一些參考設計，以幫助使用者盡快實現(xiàn)解決方案。有些廠商甚至會直接提供原理圖，用戶可以根據(jù)自己的需求進行更改。 IBIS 文件:這個對高速設計而言是必需的，獲得的方法前面已經(jīng)講過。 DDR4存儲器設計的信號完整性。自動化DDR一致性測試維修前面介紹過，JEDEC規(guī)范定義的DDR信號的要求是針對D...

在進行接收容限測試時，需要用到多通道的誤碼儀產生帶壓力的DQ、DQS等信號。測 試 中 被 測 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測 件 轉 發(fā) 并 通 過 L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測端口。在測試前需要用示波器對誤碼儀輸出的信號進行校準，如DQS與 DQ的時延校準、信號幅度校準、DCD與RJ抖動校準、壓力眼校準、均衡校準等。圖5.21 展示了一整套DDR5接收端容限測試的環(huán)境。 DDR4/5的協(xié)議測試 除了信號質量測試以外，有些用戶還會關心DDR總線上真實讀/寫的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這...

DDR的信號仿真驗證 由于DDR芯片都是采用BGA封裝，密度很高，且分叉、反射非常嚴重，因此前期的仿 真是非常必要的。借助仿真軟件中專門針對DDR的仿真模型庫仿真出的通道損 耗以及信號波形。 仿真出信號波形以后，許多用戶需要快速驗證仿真出來的波形是否符合DDR相關規(guī) 范要求。這時，可以把軟件仿真出的DDR的時域波形導入到示波器中的DDR測試軟件中 ,并生成相應的一致性測試報告，這樣可以保證仿真和測試分析方法的一致，并且 便于在仿真階段就發(fā)現(xiàn)可能的信號違規(guī) DDR2/3/4 和 LPDDR2/3 的協(xié)議一致性測試和分析工具箱。山東DDR一致性測試協(xié)議測試方法由于讀/寫時序不一樣造...

克勞德高速數(shù)字信號測試實驗室 DDR SDRAM即我們通常所說的DDR內存，DDR內存的發(fā)展已經(jīng)經(jīng)歷了五代，目前 DDR4已經(jīng)成為市場的主流，DDR5也開始進入市場。對于DDR總線來說，我們通常說的 速率是指其數(shù)據(jù)線上信號的快跳變速率。比如3200MT/s,對應的工作時鐘速率是 1600MHz。3200MT/s只是指理想情況下每根數(shù)據(jù)線上比較高傳輸速率，由于在DDR總線 上會有讀寫間的狀態(tài)轉換時間、高阻態(tài)時間、總線刷新時間等，因此其實際的總線傳輸速率 達不到這個理想值。 DDR5 接收機一致性和表征測試應用軟件。海南DDR一致性測試銷售電話 自動化一致性測試 因為DDR3總線...

DDR系統(tǒng)設計過程，以及將實際的設計需求和DDR規(guī)范中的主要性能指標相結合，我們以一個實際的設計分析實例來說明，如何在一個DDR系統(tǒng)設計中，解讀并使用DDR規(guī)范中的參數(shù)，應用到實際的系統(tǒng)設計中。某項目中，對DDR系統(tǒng)的功能模塊細化框圖。在這個系統(tǒng)中，對DDR的設計需求如下。 整個DDR功能模塊由四個512MB的DDR芯片組成，選用Micron的DDR存諸芯片MT46V64M8BN-75。每個DDR芯片是8位數(shù)據(jù)寬度，構成32位寬的2GBDDR存諸單元，地址空間為Add<13..0>，分四個Bank，尋址信號為BA<1..0>。 DDR3和 DDR4設計分成幾個方面：仿真、有源信號驗證...

為了進行更簡單的讀寫分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過區(qū)域（Zone）定義的方式把讀寫數(shù)據(jù)可靠分開。 根據(jù)讀寫數(shù)據(jù)的建立保持時間不同，Agilent獨有的InfiniiScan功能可以通過在屏幕上畫 出幾個信號必須通過的區(qū)域的方式方便地分離出讀、寫數(shù)據(jù)，并進一步進行眼圖的測試。 信號的眼圖。用同樣的方法可以把讀信號的眼圖分離出來。 除了形成眼圖外，我們還可以利用示波器的模板測量功能對眼圖進行定量分析， 用戶可以根據(jù)JEDEC的要求自行定義一個模板對讀、寫信號進行模板測試，如 果模板測試Fail,則...

在進行接收容限測試時，需要用到多通道的誤碼儀產生帶壓力的DQ、DQS等信號。測 試 中 被 測 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測 件 轉 發(fā) 并 通 過 L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測端口。在測試前需要用示波器對誤碼儀輸出的信號進行校準，如DQS與 DQ的時延校準、信號幅度校準、DCD與RJ抖動校準、壓力眼校準、均衡校準等。圖5.21 展示了一整套DDR5接收端容限測試的環(huán)境。 DDR4/5的協(xié)議測試 除了信號質量測試以外，有些用戶還會關心DDR總線上真實讀/寫的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這...

DDR的信號探測技術 在DDR的信號測試中，還有 一 個要解決的問題是怎么找到相應的測試點進行信號探 測。由于DDR的信號不像PCle、SATA、USB等總線 一 樣有標準的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對信號規(guī)范的定義也都是在內存顆粒的BGA引腳上，這就 使得信號探測成為一個復雜的問題。 比如對于DIMM條的DDR信號質量測試來說，雖然在金手指上測試是方便的找到 測試點的方法，但是測得的信號通常不太準確。原因是DDR總線的速率比較高，而且可能 經(jīng)過金手指后還有信號的分叉，這就造成金手指上的信號和內存顆粒引腳上的信號形狀差異很大。 DDR5 接收機一致性...

自動化一致性測試 因為DDR3總線測試信號多，測試參數(shù)多，測試工作量非常大，所以如果不使用自動化 的方案，則按Jedec規(guī)范完全測完要求的參數(shù)可能需要7?14天。提供了全自動的DDR測試 軟件，包括：支持DDR2/LPDDR2的N5413B軟件；支持DDR3/LPDDR3的U7231B軟件； 支持DDR4的N6462A軟件。DDR測試軟件的使用非常簡便，用戶只需要 按順序選擇好測試速率、測試項目并根據(jù)提示進行參數(shù)設置和連接，然后運行測試軟件即可。 DDR4測試軟件使用界面的例子。 4代DDR之間有什么區(qū)別？陜西眼圖測試DDR一致性測試 為了進行更簡單的讀寫分離，Agilent的In...

JEDEC組織發(fā)布的主要的DDR相關規(guī)范，對發(fā)布時間、工作頻率、數(shù)據(jù) 位寬、工作電壓、參考電壓、內存容量、預取長度、端接、接收機均衡等參數(shù)做了從DDR1 到 DDR5的電氣特性詳細對比。可以看出DDR在向著更低電壓、更高性能、更大容量方向演 進，同時也在逐漸采用更先進的工藝和更復雜的技術來實現(xiàn)這些目標。以DDR5為例，相 對于之前的技術做了一系列的技術改進，比如在接收機內部有均衡器補償高頻損耗和碼間 干擾影響、支持CA/CS訓練優(yōu)化信號時序、支持總線反轉和鏡像引腳優(yōu)化布線、支持片上 ECC/CRC提高數(shù)據(jù)訪問可靠性、支持Loopback(環(huán)回)便于IC調測等。DDR、DDR2、DDR3、DDR...

制定DDR 內存規(guī)范的標準化組織是JEDEC(Joint Electron Device Engineering Council,)。按照JEDEC組織的定義， DDR4 的比較高數(shù)據(jù)速率已經(jīng) 達到了3200MT/s以上，DDR5的比較高數(shù)據(jù)速率則達到了6400MT/s以上。在2016年之 前，LPDDR的速率發(fā)展一直比同一代的DDR要慢一點。但是從LPDDR4開始，由于高性 能移動終端的發(fā)展，LPDDR4的速率開始趕超DDR4。LPDDR5更是比DDR5搶先一步在 2019年完成標準制定，并于2020年在的移動終端上開始使用。DDR5的規(guī)范 (JESD79-5)于2020年發(fā)布，并在202...

DDR數(shù)據(jù)總線的一致性測試 DQS (源同步時鐘)和DQ (數(shù)據(jù))的波形參數(shù)測試與命令地址總線測試類似，比較簡 單，在此不做詳細介紹。對于DDR1, DQS是單端信號，可以用單端探頭測試；DDR2&3 DQS 則是差分信號，建議用差分探頭測試，減小探測難度。DQS和DQ波形包括三態(tài)(Tri.state) 特征，以及讀數(shù)據(jù)(Read Burst)、寫數(shù)據(jù)(Write Burst)的DQS和DQ的相對時序特征。在 我們測試時，只是捕獲了這樣的波形，然后測試出讀、寫操作時的建立時間和保持時間參數(shù) 是不夠的，因為數(shù)據(jù)碼型是變化的，猝發(fā)長度也是變化的，只測試幾個時序參數(shù)很難覆蓋各 種情況，更難...

每個DDR芯片獨享DOS，DM信號;四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號。 DDR工作頻率為133MHz。 DDR 控制器選用Xilinx公司的 FPGA，型號為XC2VP30 6FF1152C 得到這個設計需求之后，我們首先要進行器件選型，然后根據(jù)所選的器件，準備相關的設計資料。一般來講，對于經(jīng)過選型的器件，為了使用這個器件進行相關設計，需要有如下資料。 器件數(shù)據(jù)手冊Datasheet:這個是必須要有的。如果沒有器件手冊，是沒有辦法進行設計的(一般經(jīng)過選型的器件，設計工程師一定會有數(shù)據(jù)手冊)。 完整的 DDR4調試、分析和一致性測試.校準D...

由于DDR5工作時鐘比較高到3.2GHz,系統(tǒng)裕量很小，因此信號的 隨機和確定性抖動對于數(shù)據(jù)的正確傳輸至關重要，需要考慮熱噪聲引入的RJ、電源噪聲引 入的PJ、傳輸通道損耗帶來的DJ等影響。DDR5的測試項目比DDR4也更加復雜。比如 其新增了nUI抖動測試項目，并且需要像很多高速串行總線一樣對抖動進行分解并評估 RJ、DJ等不同分量的影響。另外，由于高速的DDR5芯片內部都有均衡器芯片，因此實際 進行信號波形測試時也需要考慮模擬均衡器對信號的影響。圖5.16展示了典型的DDR5 和LPDDR5測試軟件的使用界面和一部分測試結果。DDR、DDR2、DDR3、DDR4都有什么區(qū)別？山東測試服務D...

相關器件的應用手冊，ApplicationNote:在這個文檔中，廠家一般會提出一些設計建議，甚至參考設計，有時該文檔也會作為器件手冊的一部分出現(xiàn)在器件手冊文檔中。但是在資料的搜集和準備中，要注意這些信息是否齊備。 參考設計，ReferenceDesiqn:對于比較復雜的器件，廠商一般會提供一些參考設計，以幫助使用者盡快實現(xiàn)解決方案。有些廠商甚至會直接提供原理圖，用戶可以根據(jù)自己的需求進行更改。 IBIS 文件:這個對高速設計而言是必需的，獲得的方法前面已經(jīng)講過。 DDR3和 DDR4設計分成幾個方面：仿真、有源信號驗證和功能測試。用于電氣物理層、協(xié)議層和功能測試解決方案。湖北...

大部分的DRAM都是在一個同步時鐘的控制下進行數(shù)據(jù)讀寫，即SDRAM(Synchronous Dynamic Random -Access Memory) 。SDRAM根據(jù)時鐘采樣方式的不同，又分為SDR SDRAM(Single Data Rate SDRAM)和DDR SDRAM(Double Data Rate SDRAM) 。SDR SDRAM只在時鐘的上升或者下降沿進行數(shù)據(jù)采樣，而DDR SDRAM在時鐘的上升和下降 沿都會進行數(shù)據(jù)采樣。采用DDR方式的好處是時鐘和數(shù)據(jù)信號的跳變速率是一樣的，因 此晶體管的工作速度以及PCB的損耗對于時鐘和數(shù)據(jù)信號是一樣的。DDR數(shù)據(jù)總線的一致...

通常我們會以時鐘為基準對數(shù)據(jù)信號疊加形成眼圖，但這種簡單的方法對于DDR信 號不太適用。DDR總線上信號的讀、寫和三態(tài)都混在一起，因此需要對信號進行分離后再進 行測量分析。傳統(tǒng)上有以下幾種方法用來進行讀/寫信號的分離，但都存在一定的缺點。 (1)根據(jù)讀/寫Preamble的寬度不同進行分離(針對DDR2信號)。Preamble是每個Burst的數(shù)據(jù)傳輸開始前，DQS信號從高阻態(tài)到發(fā)出有效的鎖存邊沿前的 一段準備時間，有些芯片的讀時序和寫時序的Preamble的寬度可能是不一樣的，因此可以 用示波器的脈沖寬度觸發(fā)功能進行分離。但由于JEDEC并沒有嚴格規(guī)定寫時序的 Preambl...

由于讀/寫時序不一樣造成的另一個問題是眼圖的測量。在DDR3及之前的規(guī)范中沒 有要求進行眼圖測試，但是很多時候眼圖測試是一種快速、直觀衡量信號質量的方法，所以 許多用戶希望通過眼圖來評估信號質量。而對于DDR4的信號來說，由于時間和幅度的余量更小，必須考慮隨機抖動和隨機噪聲帶來的誤碼率的影響，而不是做簡單的建立/保 持時間的測量。因此在DDR4的測試要求中，就需要像很多高速串行總線一樣對信號疊加 生成眼圖，并根據(jù)誤碼率要求進行隨機成分的外推，然后與要求的小信號張開窗口(類似 模板)進行比較。圖5 . 8是DDR4規(guī)范中建議的眼圖張開窗口的測量方法(參考資料： JEDEC STAN...

DDR4/5與LPDDR4/5 的信號質量測試 由于基于DDR顆?；駾DR DIMM的系統(tǒng)需要適配不同的平臺，應用場景千差萬別， 因此需要進行詳盡的信號質量測試才能保證系統(tǒng)的可靠工作。對于DDR4及以下的標準 來說，物理層一致性測試主要是發(fā)送的信號質量測試；對于DDR5標準來說，由于接收端出 現(xiàn)了均衡器，所以還要包含接收測試。 DDR信號質量的測試也是使用高帶寬的示波器。對于DDR的信號，技術規(guī)范并沒有 給出DDR信號上升/下降時間的具體參數(shù)，因此用戶只有根據(jù)使用芯片的實際快上升/ 下降時間來估算需要的示波器帶寬。通常對于DDR3信號的測試，推薦的示波器和探頭的帶寬在8GHz;...

DDR內存的典型使用方式有兩種： 一種是在嵌入式系統(tǒng)中直接使用DDR顆粒，另一 種是做成DIMM條(Dual In - line Memory Module,雙列直插內存模塊，主要用于服務器和 PC)或SO - DIMM(Small Outline DIMM,小尺寸雙列直插內存，主要用于筆記本) 的形式插 在主板上使用。 在服務器領域，使用的內存條主要有UDIMM、RDIMM、LRDIMM等。UDIMM(UnbufferedDIMM,非緩沖雙列直插內存)沒有額外驅動電路，延時較小，但數(shù)據(jù)從CPU傳到每個內存顆粒時，UDIMM需要保證CPU到每個內存顆粒之間的傳輸距離相等，設計難度較...

克勞德高速數(shù)字信號測試實驗室 DDR SDRAM即我們通常所說的DDR內存，DDR內存的發(fā)展已經(jīng)經(jīng)歷了五代，目前 DDR4已經(jīng)成為市場的主流，DDR5也開始進入市場。對于DDR總線來說，我們通常說的 速率是指其數(shù)據(jù)線上信號的快跳變速率。比如3200MT/s,對應的工作時鐘速率是 1600MHz。3200MT/s只是指理想情況下每根數(shù)據(jù)線上比較高傳輸速率，由于在DDR總線 上會有讀寫間的狀態(tài)轉換時間、高阻態(tài)時間、總線刷新時間等，因此其實際的總線傳輸速率 達不到這個理想值。 DDR眼圖測試及分析DDR穩(wěn)定性測試\DDR2一致性測試；貴州DDR一致性測試方案商 自動化一致性測試 因...

測試軟件運行后，示波器會自動設置時基、垂直增益、觸發(fā)等參數(shù)進行測量并匯總成一 個測試報告，測試報告中列出了測試的項目、是否通過、spec的要求、實測值、margin等。 自動測試軟件進行DDR4眼圖睜開度測量的一個例子。信號質量的測試還可以 輔 助 用 戶 進 行 內 存 參 數(shù) 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用戶可以通過軟件配置改變內存芯片中的匹配電阻，并分析對信號質 量的影響。 除了一致性測試以外，DDR測試軟件還可以支持調試功能。比如在某個關鍵參數(shù)測試 失敗后，可以針...

DDR時鐘總線的一致性測試 DDR總線參考時鐘或時鐘總線的測試變得越來越復雜，主要測試內容可以分為兩方面：波形參數(shù)和抖動。波形參數(shù)主要包括：Overshoot（過沖）；Undershoot（下沖）；SlewRate（斜率）；RiseTime（上升時間）和FallTime（下降時間）；高低時間；DutyCycle（占空比失真）等，測試較簡單，在此不再贅述。抖動測試則越來越復雜，以前一般只是測試Cycle-CycleJitter（周期到周期抖動），但是當速率超過533MT/S的DDR2&3時，測試內容相當多，不可忽略。表7-15是DDR2667的規(guī)范參數(shù)。對這些抖動參數(shù)的測試需要用軟件實...

DDR5的接收端容限測試 前面我們在介紹USB3 . 0、PCIe等高速串行總線的測試時提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進行接收容限的測試以驗證接收均衡器和CDR在惡劣 信 號 下 的 表 現(xiàn) 。 對 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對 比 較 簡 單 ， 只 是 做 一 些 匹配、時延、閾值的調整。但到了DDR5時代(圖5 . 19),由于信號速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調 整 以 及 均 衡 器 技 術 ， 這 也 使 得 ...