山東DDR一致性測(cè)試DDR測(cè)試

DDR-致性測(cè)試探測(cè)和夾具

DDR的信號(hào)速率都比較高，要進(jìn)行可靠的測(cè)量，通常推薦的探頭連接方式是使用焊接式 探頭。還有許多很難在PCB板上找到相應(yīng)的測(cè)試焊盤(pán)的情況（比如釆用盲埋孔或雙面BGA 焊接的情況），所以Agilent還提供了不同種類的BGA探頭，通過(guò)對(duì)板子做重新焊接將BGA 的Adapter焊接在DDR的memory chip和PCB板中間，并將信號(hào)引出。DDR3的 BGA探頭的焊接例子。

DDR是需要進(jìn)行信號(hào)完整性測(cè)試的總線中復(fù)雜的總線，不僅走線多、探測(cè)困難，而且 時(shí)序復(fù)雜，各種操作交織在一起。本文分別從時(shí)鐘、地址、命令、數(shù)據(jù)總線方面介紹信號(hào)完 整性一致性測(cè)試的一些要點(diǎn)和方法，也介紹了自動(dòng)化測(cè)試軟件和測(cè)試夾具,但是真正測(cè)試DDR 總線仍然是一件比較有挑戰(zhàn)的事情。 DDR、DDR2、DDR3 和 DDR4 設(shè)計(jì)與測(cè)試解決方案；山東DDR一致性測(cè)試DDR測(cè)試

由于讀/寫(xiě)時(shí)序不一樣造成的另一個(gè)問(wèn)題是眼圖的測(cè)量。在DDR3及之前的規(guī)范中沒(méi) 有要求進(jìn)行眼圖測(cè)試，但是很多時(shí)候眼圖測(cè)試是一種快速、直觀衡量信號(hào)質(zhì)量的方法，所以 許多用戶希望通過(guò)眼圖來(lái)評(píng)估信號(hào)質(zhì)量。而對(duì)于DDR4的信號(hào)來(lái)說(shuō)，由于時(shí)間和幅度的余量更小，必須考慮隨機(jī)抖動(dòng)和隨機(jī)噪聲帶來(lái)的誤碼率的影響，而不是做簡(jiǎn)單的建立/保  持時(shí)間的測(cè)量。因此在DDR4的測(cè)試要求中，就需要像很多高速串行總線一樣對(duì)信號(hào)疊加  生成眼圖，并根據(jù)誤碼率要求進(jìn)行隨機(jī)成分的外推，然后與要求的小信號(hào)張開(kāi)窗口(類似  模板)進(jìn)行比較。圖5 . 8是DDR4規(guī)范中建議的眼圖張開(kāi)窗口的測(cè)量方法(參考資料： JEDEC     STANDARD    DDR4     SDRAM,JESD79-4)。山東DDR一致性測(cè)試DDR測(cè)試DDR 設(shè)計(jì)、測(cè)試、驗(yàn)證和一致性測(cè)試。

如果PCB的設(shè)計(jì)密度不高，用戶有可能在DDR顆粒的引腳附近找到PCB過(guò)孔，這時(shí)可以用焊接或點(diǎn)測(cè)探頭在過(guò)孔上進(jìn)行信號(hào)測(cè)量。DDR總線信號(hào)質(zhì)量測(cè)試時(shí)經(jīng)常需要至少同時(shí)連接CLK、DQS、DQ等信號(hào)，且自動(dòng)測(cè)試軟件需要運(yùn)行一段時(shí)間，由于使用點(diǎn)測(cè)探頭人手很難長(zhǎng)時(shí)間同時(shí)保持幾路信號(hào)連接的可靠性，所以通常會(huì)使用焊接探頭測(cè)試。有時(shí)為了方便，也可以把CLK和DQS焊接上，DQ根據(jù)需要用點(diǎn)測(cè)探頭進(jìn)行測(cè)試。有些用戶會(huì)通過(guò)細(xì)銅線把信號(hào)引出再連接示波器探頭，但是因?yàn)镈DR的信號(hào)速率很高，即使是一段1cm左右的沒(méi)有匹配的銅線也會(huì)嚴(yán)重影響信號(hào)的質(zhì)量，因此不建議使用沒(méi)有匹配的銅線引出信號(hào)。有些示波器廠商的焊接探頭可以提供稍長(zhǎng)一些的經(jīng)過(guò)匹配的焊接線，可以嘗試一下這種焊接探頭。圖5.13所示就是一種用焊接探頭在過(guò)孔上進(jìn)行DDR信號(hào)測(cè)試的例子。

DDR總線一致性測(cè)試

工業(yè)標(biāo)準(zhǔn)總線一致性測(cè)量概述

高速數(shù)字系統(tǒng)使用了各種工業(yè)標(biāo)準(zhǔn)總線，對(duì)這些工業(yè)標(biāo)準(zhǔn)總線進(jìn)行規(guī)范一致性測(cè)量是確 保系統(tǒng)工作穩(wěn)定和可靠的關(guān)鍵點(diǎn)之一。“一致性”是對(duì)英文單詞“Compliance”的中文解釋， 美國(guó)把按工業(yè)標(biāo)準(zhǔn)規(guī)范進(jìn)行的電氣參數(shù)測(cè)量叫作一致性測(cè)量。

測(cè)試這些工業(yè)標(biāo)準(zhǔn)總線，完整和可靠的測(cè)試方案是非常重要的。完整的測(cè)試方案不僅保證測(cè)試準(zhǔn)確度，還可以大量節(jié)省測(cè)試時(shí)間，提高工作效率。

工業(yè)標(biāo)準(zhǔn)總線完整的測(cè)試方案一般包括幾部分：測(cè)試夾具；探頭和附件；自動(dòng)測(cè)試軟件;測(cè)試儀器。 DDR3 和 LPDDR3 一致性測(cè)試應(yīng)用軟件。

DDR5的接收端容限測(cè)試

前面我們?cè)诮榻BUSB3 . 0、PCIe等高速串行總線的測(cè)試時(shí)提到過(guò)很多高速的串行總線 由于接收端放置有均衡器，因此需要進(jìn)行接收容限的測(cè)試以驗(yàn)證接收均衡器和CDR在惡劣 信 號(hào) 下 的 表 現(xiàn) 。 對(duì) 于 D D R 來(lái) 說(shuō) ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對(duì) 比 較 簡(jiǎn) 單 ， 只 是 做 一 些 匹配、時(shí)延、閾值的調(diào)整。但到了DDR5時(shí)代(圖5 . 19),由于信號(hào)速率更高，因此接收端也 開(kāi) 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調(diào) 整 以 及 均 衡 器 技 術(shù) ， 這 也 使 得 D D R 5 測(cè) 試 中必須關(guān)注接收均衡器的影響，這是之前的DDR測(cè)試中不曾涉及的。 DDR-致性測(cè)試探測(cè)和夾具；多端口矩陣測(cè)試DDR一致性測(cè)試修理

DDR4 和 LPDDR4 一致性測(cè)試應(yīng)用軟件提供了多種可以簡(jiǎn)化設(shè)計(jì)驗(yàn)證的關(guān)鍵功能。山東DDR一致性測(cè)試DDR測(cè)試

如果PCB的密度較高，有可能期望測(cè)量的引腳附近根本找不到合適的過(guò)孔(比如采用雙面BGA貼裝或采用盲埋孔的PCB設(shè)計(jì)時(shí)),這時(shí)就需要有合適的手段把關(guān)心的BGA引腳上的信號(hào)盡可能無(wú)失真地引出來(lái)。為了解決這種探測(cè)的難題，可以使用一種專門(mén)的BGAInterposer(BGA芯片轉(zhuǎn)接板，有時(shí)也稱為BGA探頭)。這是一個(gè)專門(mén)設(shè)計(jì)的適配器，使用時(shí)要把適配器焊接在DDR的內(nèi)存顆粒和PCB板中間，并通過(guò)轉(zhuǎn)接板周邊的焊盤(pán)把被測(cè)信號(hào)引出。BGA轉(zhuǎn)接板內(nèi)部有專門(mén)的埋阻電路設(shè)計(jì)，以盡可能減小信號(hào)分叉對(duì)信號(hào)的影響。一個(gè)DDR的BGA探頭的典型使用場(chǎng)景。山東DDR一致性測(cè)試DDR測(cè)試