湖北機(jī)械DDR一致性測(cè)試

相關(guān)器件的應(yīng)用手冊(cè)，ApplicationNote:在這個(gè)文檔中，廠家一般會(huì)提出一些設(shè)計(jì)建議，甚至參考設(shè)計(jì)，有時(shí)該文檔也會(huì)作為器件手冊(cè)的一部分出現(xiàn)在器件手冊(cè)文檔中。但是在資料的搜集和準(zhǔn)備中，要注意這些信息是否齊備。

參考設(shè)計(jì)，ReferenceDesiqn:對(duì)于比較復(fù)雜的器件，廠商一般會(huì)提供一些參考設(shè)計(jì)，以幫助使用者盡快實(shí)現(xiàn)解決方案。有些廠商甚至?xí)苯犹峁┰韴D，用戶可以根據(jù)自己的需求進(jìn)行更改。

IBIS 文件:這個(gè)對(duì)高速設(shè)計(jì)而言是必需的，獲得的方法前面已經(jīng)講過(guò)。 DDR3和 DDR4設(shè)計(jì)分成幾個(gè)方面：仿真、有源信號(hào)驗(yàn)證和功能測(cè)試。用于電氣物理層、協(xié)議層和功能測(cè)試解決方案。湖北機(jī)械DDR一致性測(cè)試

每個(gè)DDR芯片獨(dú)享DOS，DM信號(hào);四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號(hào)。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號(hào)為XC2VP30 6FF1152C

得到這個(gè)設(shè)計(jì)需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計(jì)資料。一般來(lái)講，對(duì)于經(jīng)過(guò)選型的器件，為了使用這個(gè)器件進(jìn)行相關(guān)設(shè)計(jì)，需要有如下資料。

器件數(shù)據(jù)手冊(cè)Datasheet:這個(gè)是必須要有的。如果沒(méi)有器件手冊(cè)，是沒(méi)有辦法進(jìn)行設(shè)計(jì)的(一般經(jīng)過(guò)選型的器件，設(shè)計(jì)工程師一定會(huì)有數(shù)據(jù)手冊(cè))。 湖北機(jī)械DDR一致性測(cè)試用于 DDR、DDR2、DDR3、DDR4 調(diào)試和驗(yàn)證的總線解碼器。

大部分的DRAM都是在一個(gè)同步時(shí)鐘的控制下進(jìn)行數(shù)據(jù)讀寫，即SDRAM(Synchronous Dynamic Random -Access Memory) 。SDRAM根據(jù)時(shí)鐘采樣方式的不同，又分為SDR   SDRAM(Single Data Rate SDRAM)和DDR SDRAM(Double Data Rate SDRAM) 。SDR  SDRAM只在時(shí)鐘的上升或者下降沿進(jìn)行數(shù)據(jù)采樣，而DDR SDRAM在時(shí)鐘的上升和下降 沿都會(huì)進(jìn)行數(shù)據(jù)采樣。采用DDR方式的好處是時(shí)鐘和數(shù)據(jù)信號(hào)的跳變速率是一樣的，因 此晶體管的工作速度以及PCB的損耗對(duì)于時(shí)鐘和數(shù)據(jù)信號(hào)是一樣的。

D D R 5 的 接 收 端 容 限 評(píng) 估 需 要 通 過(guò) 接 收 容 限 的 一 致 性 測(cè) 試 來(lái) 進(jìn) 行 ， 主 要 測(cè) 試 的 項(xiàng) 目 有 D Q 信 號(hào) 的 電 壓 靈 敏 度 、 D Q S 信 號(hào) 的 電 壓 靈 敏 度 、 D Q S 的 抖 動(dòng) 容 限 、 D Q 與 D Q S 的 時(shí) 序 容 限、DQ的壓力眼測(cè)試、DQ的均衡器特性等。

在DDR5的接收端容限測(cè)試中，也需要通過(guò)御用的測(cè)試夾具對(duì)被測(cè)件進(jìn)行測(cè)試以及測(cè)試前的校準(zhǔn)。展示了一套DDR5的DIMM條的測(cè)試夾具，包括了CTC2夾具(ChannelTestCard)和DIMM板(DIMMTestCard)等。CTC2夾具上有微控制器和RCD芯片等，可以通過(guò)SMBus/I2C總線配置電路板的RCD輸出CA信號(hào)以及讓被測(cè)件進(jìn)入環(huán)回模式。測(cè)試夾具還提供了CK/CA/DQS/DQ/LBD/LBS等信號(hào)的引出。 DDR地址、命令總線的一致性測(cè)試。

DDR時(shí)鐘總線的一致性測(cè)試

DDR總線參考時(shí)鐘或時(shí)鐘總線的測(cè)試變得越來(lái)越復(fù)雜，主要測(cè)試內(nèi)容可以分為兩方面：波形參數(shù)和抖動(dòng)。波形參數(shù)主要包括：Overshoot（過(guò)沖）；Undershoot（下沖）；SlewRate（斜率）；RiseTime（上升時(shí)間）和FallTime（下降時(shí)間）；高低時(shí)間；DutyCycle（占空比失真）等，測(cè)試較簡(jiǎn)單，在此不再贅述。抖動(dòng)測(cè)試則越來(lái)越復(fù)雜，以前一般只是測(cè)試Cycle-CycleJitter（周期到周期抖動(dòng)），但是當(dāng)速率超過(guò)533MT/S的DDR2&3時(shí)，測(cè)試內(nèi)容相當(dāng)多，不可忽略。表7-15是DDR2667的規(guī)范參數(shù)。對(duì)這些抖動(dòng)參數(shù)的測(cè)試需要用軟件實(shí)現(xiàn)，比如Agilent的N5413ADDR2時(shí)鐘表征工具。測(cè)試建議用系統(tǒng)帶寬4GHz以上的差分探頭和示波器，測(cè)試點(diǎn)在DIMM上靠近DRAM芯片的位置，被測(cè)系統(tǒng)建議運(yùn)行MemoryTest類的總線加壓軟件。 DDR數(shù)據(jù)總線的一致性測(cè)試。湖北機(jī)械DDR一致性測(cè)試

DDR DDR2 DDR3 DDR4 和 DDR5 內(nèi)存帶寬；湖北機(jī)械DDR一致性測(cè)試

DDR總線概覽

從測(cè)試角度看，因?yàn)镈QS和DQ都是三態(tài)信 號(hào)，在PCB走線上雙向傳輸。在讀操作時(shí)，DQS信號(hào)的邊沿在時(shí)序上與DQ的信號(hào)邊沿處對(duì) 齊，而在寫操作時(shí)，DQS信號(hào)的邊沿在時(shí)序上與DQ信號(hào)的中心處對(duì)齊，參考圖7-132,這給 測(cè)試驗(yàn)證帶來(lái)了巨大的挑戰(zhàn)：把讀信號(hào)與寫信號(hào)分開(kāi)是非常困難的！

址/命令總線是時(shí)鐘的上升沿有效，其中，命令由/CS （片選）、/RAS、 /CAS、/WE （寫使能）決定，比如讀命令為L(zhǎng)HLH,寫命令為L(zhǎng)HLL等。操作命令有很多， 主要是 NOP （空操作）、Active （）、Write> Read^ Precharge （Bank 關(guān)閉）、Auto Refresh 或Self Refresh （自動(dòng)刷新或自刷新）等（詳細(xì)內(nèi)容請(qǐng)參考《Jedec規(guī)范JESD79）））。數(shù)據(jù)總 線由DQS的上升沿和下降沿判斷數(shù)據(jù)DQ的0與1。

DDR總線PCB走線多，速度快，時(shí)序和操作命令復(fù)雜，很容易出現(xiàn)失效問(wèn)題，為此我 們經(jīng)常用示波器進(jìn)行DDR總線的信號(hào)完整性測(cè)試和分析。通常的測(cè)試內(nèi)容包括：時(shí)鐘總線的 信號(hào)完整性測(cè)試分析；地址、命令總線的信號(hào)完整性測(cè)試分析；數(shù)據(jù)總線的信號(hào)完整性測(cè)試 分析。下面從這三個(gè)方面分別討論DDR總線的信號(hào)完整性測(cè)試和分析技術(shù)。 湖北機(jī)械DDR一致性測(cè)試