DDR一致性測(cè)試方案

我們看到，在用通用方法進(jìn)行的眼圖測(cè)試中，由于信號(hào)的讀寫和三態(tài)都混在一起，因此很難對(duì)信號(hào)質(zhì)量進(jìn)行評(píng)估。要進(jìn)行信號(hào)的評(píng)估，第1步是要把讀寫信號(hào)分離出來。傳統(tǒng)上有幾種方法用來進(jìn)行讀寫信號(hào)的分離，但都存在一定的缺陷?？梢岳米x寫Preamble的寬度不同用脈沖寬度觸發(fā)，但由于JEDEC只規(guī)定了WritePreamble寬度的下限，因此不同芯片間Preamble的寬度可能是不同的，而且如果Read/Write的Preamble的寬度一樣，則不能進(jìn)行分離。也可以利用讀寫信號(hào)的幅度不同進(jìn)行分離，如圖7-138中間 的圖片所示，但是如果讀寫信號(hào)幅度差別不大，則也不適用6還可以根據(jù)RAS、CAS、CS、 WE等控制信號(hào)來分離讀寫，但這種方法要求通道數(shù)多于4個(gè)，只 有帶數(shù)字通道的MSO示波器才能滿足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，對(duì)于用戶示波器的要求比較高。擴(kuò)展 DDR4 和 LPDDR4 合規(guī)性測(cè)試軟件的功能。DDR一致性測(cè)試方案

在進(jìn)行接收容限測(cè)試時(shí)，需要用到多通道的誤碼儀產(chǎn)生帶壓力的DQ、DQS等信號(hào)。測(cè) 試 中 被 測(cè) 件 工 作 在 環(huán) 回 模 式 ， D Q 引 腳 接 收 的 數(shù) 據(jù) 經(jīng) 被 測(cè) 件 轉(zhuǎn) 發(fā) 并 通 過 L B D 引 腳 輸 出 到 誤碼儀的誤碼檢測(cè)端口。在測(cè)試前需要用示波器對(duì)誤碼儀輸出的信號(hào)進(jìn)行校準(zhǔn)，如DQS與 DQ的時(shí)延校準(zhǔn)、信號(hào)幅度校準(zhǔn)、DCD與RJ抖動(dòng)校準(zhǔn)、壓力眼校準(zhǔn)、均衡校準(zhǔn)等。圖5.21 展示了一整套DDR5接收端容限測(cè)試的環(huán)境。

DDR4/5的協(xié)議測(cè)試

除了信號(hào)質(zhì)量測(cè)試以外，有些用戶還會(huì)關(guān)心DDR總線上真實(shí)讀/寫的數(shù)據(jù)是否正確， 以及總線上是否有協(xié)議的違規(guī)等，這時(shí)就需要進(jìn)行相關(guān)的協(xié)議測(cè)試。DDR的總線寬度很  寬，即使數(shù)據(jù)線只有16位，加上地址、時(shí)鐘、控制信號(hào)等也有30多根線，更寬位數(shù)的總線甚  至?xí)玫缴习俑€。為了能夠?qū)@么多根線上的數(shù)據(jù)進(jìn)行同時(shí)捕獲并進(jìn)行協(xié)議分析，適  合的工具就是邏輯分析儀。DDR協(xié)議測(cè)試的基本方法是通過相應(yīng)的探頭把被測(cè)信號(hào)引到  邏輯分析儀，在邏輯分析儀中運(yùn)行解碼軟件進(jìn)行協(xié)議驗(yàn)證和分析。 機(jī)械DDR一致性測(cè)試推薦貨源DDR3信號(hào)質(zhì)量測(cè)試,信號(hào)一致性測(cè)試。

以上只是 一 些進(jìn)行DDR讀/寫信號(hào)分離的常用方法，根據(jù)不同的信號(hào)情況可以做選 擇。對(duì)于DDR信號(hào)的 一 致性測(cè)試來說，用戶還可以選擇另外的方法，比如根據(jù)建立/保持 時(shí)間的不同進(jìn)行分離或者基于CA信號(hào)突發(fā)時(shí)延的方法(CA高接下來對(duì)應(yīng)讀操作，CA低 接下來對(duì)應(yīng)寫操作)等，甚至未來有可能采用一些機(jī)器學(xué)習(xí)(Machine Learning)的方法對(duì) 讀/寫信號(hào)進(jìn)行判別。讀時(shí)序和寫時(shí)序波形分離出來以后，就可以方便地進(jìn)行波形參數(shù)或者 眼圖模板的測(cè)量。

克勞德高速數(shù)字信號(hào)測(cè)試實(shí)驗(yàn)室

如果PCB的密度較高，有可能期望測(cè)量的引腳附近根本找不到合適的過孔(比如采用雙面BGA貼裝或采用盲埋孔的PCB設(shè)計(jì)時(shí)),這時(shí)就需要有合適的手段把關(guān)心的BGA引腳上的信號(hào)盡可能無失真地引出來。為了解決這種探測(cè)的難題，可以使用一種專門的BGAInterposer(BGA芯片轉(zhuǎn)接板，有時(shí)也稱為BGA探頭)。這是一個(gè)專門設(shè)計(jì)的適配器，使用時(shí)要把適配器焊接在DDR的內(nèi)存顆粒和PCB板中間，并通過轉(zhuǎn)接板周邊的焊盤把被測(cè)信號(hào)引出。BGA轉(zhuǎn)接板內(nèi)部有專門的埋阻電路設(shè)計(jì)，以盡可能減小信號(hào)分叉對(duì)信號(hào)的影響。一個(gè)DDR的BGA探頭的典型使用場(chǎng)景。DDR5 接收機(jī)一致性和表征測(cè)試應(yīng)用軟件。

DDR的信號(hào)探測(cè)技術(shù)

在DDR的信號(hào)測(cè)試中，還有 一 個(gè)要解決的問題是怎么找到相應(yīng)的測(cè)試點(diǎn)進(jìn)行信號(hào)探 測(cè)。由于DDR的信號(hào)不像PCle、SATA、USB等總線 一 樣有標(biāo)準(zhǔn)的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對(duì)信號(hào)規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號(hào)探測(cè)成為一個(gè)復(fù)雜的問題。

比如對(duì)于DIMM條的DDR信號(hào)質(zhì)量測(cè)試來說，雖然在金手指上測(cè)試是方便的找到 測(cè)試點(diǎn)的方法，但是測(cè)得的信號(hào)通常不太準(zhǔn)確。原因是DDR總線的速率比較高，而且可能 經(jīng)過金手指后還有信號(hào)的分叉，這就造成金手指上的信號(hào)和內(nèi)存顆粒引腳上的信號(hào)形狀差異很大。 DDR 設(shè)計(jì)和測(cè)試解決方案；信號(hào)完整性測(cè)試DDR一致性測(cè)試商家

DDR4/LPDDR4 一致性測(cè)試；DDR一致性測(cè)試方案

JEDEC組織發(fā)布的主要的DDR相關(guān)規(guī)范，對(duì)發(fā)布時(shí)間、工作頻率、數(shù)據(jù) 位寬、工作電壓、參考電壓、內(nèi)存容量、預(yù)取長(zhǎng)度、端接、接收機(jī)均衡等參數(shù)做了從DDR1 到 DDR5的電氣特性詳細(xì)對(duì)比?？梢钥闯鯠DR在向著更低電壓、更高性能、更大容量方向演 進(jìn)，同時(shí)也在逐漸采用更先進(jìn)的工藝和更復(fù)雜的技術(shù)來實(shí)現(xiàn)這些目標(biāo)。以DDR5為例，相 對(duì)于之前的技術(shù)做了一系列的技術(shù)改進(jìn)，比如在接收機(jī)內(nèi)部有均衡器補(bǔ)償高頻損耗和碼間 干擾影響、支持CA/CS訓(xùn)練優(yōu)化信號(hào)時(shí)序、支持總線反轉(zhuǎn)和鏡像引腳優(yōu)化布線、支持片上 ECC/CRC提高數(shù)據(jù)訪問可靠性、支持Loopback(環(huán)回)便于IC調(diào)測(cè)等。DDR一致性測(cè)試方案