海南電氣性能測試數(shù)字信號測試

數(shù)字信號的預(yù)加重(Pre-emphasis)

如前所述，很多常用的電路板材料或者電纜在高頻時都會呈現(xiàn)出高損耗的特性。目前的高速串行總線速度不斷提升，使得流行的電路板材料達(dá)到極限從而對信號有較大的損耗，這可能導(dǎo)致接收端的信號極其惡劣以至于無法正確還原和解碼信號，從而出現(xiàn)傳輸誤碼。如果我們觀察高速的數(shù)字信號經(jīng)過長的傳輸通道傳輸后到達(dá)接收端的眼圖，它可能是閉合的或者接近閉合的。因此工程師可以有兩種選擇：一種是在設(shè)計中使用較為昂貴的電路板材料；另一種是仍然沿用現(xiàn)有材料，但采用某種技術(shù)來補(bǔ)償傳輸通道的損耗影響。考慮到在高速率的情況下低損耗的電路板材料和電纜的成本過高，我們通常會優(yōu)先嘗試相應(yīng)的信號補(bǔ)償技術(shù)，預(yù)加重(Pre-emphasis)和均衡就是高速數(shù)字電路中常用的兩種信號補(bǔ)償技術(shù)。
數(shù)字信號的時鐘分配（Clock Distribution）;海南電氣性能測試數(shù)字信號測試

可以插入控制字符。在10bit數(shù)據(jù)可以表示的1024個組合中，除了512個組合用 于對應(yīng)原始的8bit數(shù)據(jù)以及一些不太好的組合(這樣信號里有太長的 連續(xù)0或者1,而且明顯0、1的數(shù)量不平衡)以外，還有一些很特殊的組合。這些特殊的組 合可以用來在數(shù)據(jù)傳輸過程中作為控制字符插入。這些控制字符不對應(yīng)特定的 8bit數(shù)據(jù)，但是在有些總線應(yīng)用里可以一些特殊的含義。比如K28.5碼型，其特殊的 碼型組合可以幫助接收端更容易判別接收到的連續(xù)的10bit數(shù)據(jù)流的符號邊界，所以在一 些總線的初始化階段或數(shù)據(jù)包的包頭都會進(jìn)行發(fā)送。還有一些特殊的符號用于進(jìn)行鏈路訓(xùn) 練、標(biāo)記不同的數(shù)據(jù)包類型、進(jìn)行收發(fā)端的時鐘速率匹配等。海南電氣性能測試數(shù)字信號測試什么是模擬信號和數(shù)字信號是什么。

采用這種時鐘恢復(fù)方式后，由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動，所以數(shù)據(jù)傳輸 中增加的低頻抖動對于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制，數(shù)據(jù)線上的高頻抖動仍然會對接收端采樣產(chǎn)生比較大的影響。)

采用嵌入式時鐘的缺點(diǎn)在于電路的復(fù)雜度增加，而且由于數(shù)據(jù)編碼需要一些額外開銷，降低了總線效率。

隨著技術(shù)的發(fā)展，一些對總線效率要求更高的應(yīng)用中開始采用另一種時鐘分配方式，即前向時鐘(ForwardClocking)。前向時鐘的實(shí)現(xiàn)得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會增加抖動。

一個前向時鐘的典型應(yīng)用，總線仍然有單獨(dú)的時鐘傳輸通路，而與傳統(tǒng)并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓(xùn)練的過程，接收端的DLL在訓(xùn)練過程中可以根據(jù)每條鏈路的時延情況調(diào)整時延，從而保證每條數(shù)據(jù)線都有充足的建立/保持時間。

建立時間和保持時間加起來的時間稱為建立/保持時間窗口，是接收端對于信號保持在 同一個邏輯狀態(tài)的**小的時間要求。數(shù)字信號的比特寬度如果窄于這個時間窗口就肯定無 法同時滿足建立時間和保持時間的要求，所以接收端對于建立/保持時間窗口大小的要求實(shí) 際上決定了這個電路能夠工作的比較高的數(shù)據(jù)速率。通常工 作速率高一些的芯片，很短的建 立時間、保持時間就可以保證電路可靠工作，而工作速率低一 些的芯片則會要求比較長的建 立時間和保持時間。

另外要注意的是， 一個數(shù)字電路能夠可靠工作的比較高數(shù)據(jù)速率不僅取決于接收端對于 建立/保持時間的要求，輸出端的上升時間過緩、輸出幅度偏小、信號和時鐘中有抖動、信號 有畸變等很多因素都會消耗信號建立/保持時間的裕量。因此一個數(shù)字電路能夠達(dá)到的比較高數(shù)據(jù)傳輸速率與發(fā)送芯片、接收芯片以及傳輸路徑都有關(guān)系。

建立時間和保持時間是數(shù)字電路非常重要的概念，是接收端可靠信號接收的**基本要 求，也是數(shù)字電路可靠工作的基礎(chǔ)?？梢哉f，大部分?jǐn)?shù)字信號的測量項(xiàng)目如數(shù)據(jù)速率、信號 幅度、眼圖、抖動等的測量都是為了間接保證信號滿足接收端對建立時間和保持時間的要 求，在以后章節(jié)的論述中我們可以慢慢體會。 波形參數(shù)測試室數(shù)字信號測試常用的測量方法，隨著數(shù)字信號速率的提高，波形參數(shù)的測量方法越來越不適用了。

為了提高串行數(shù)據(jù)傳輸?shù)目煽啃?，現(xiàn)在很多更高速率的數(shù)字接口采用對數(shù)據(jù)進(jìn)行編碼后再做并/串轉(zhuǎn)換的方式。編碼的方式有很多，如8b/9b編碼、8b/10b編碼、64b/66b編碼、128b/130b編碼等，下面以當(dāng)下流行的ANSI8b/10b編碼為例進(jìn)行介紹。

在ANSI8b/10b編碼方式中，8bit的數(shù)據(jù)先通過相應(yīng)的編碼規(guī)則轉(zhuǎn)換成10bit的數(shù)據(jù)，再進(jìn)行并/串轉(zhuǎn)換；接收端收到信號后先把串行數(shù)據(jù)進(jìn)行串/并轉(zhuǎn)換得到10bit的數(shù)據(jù)，再通過10bit到8bit的解碼得到原始傳輸?shù)?bit數(shù)據(jù)。因此，如果發(fā)送端并行側(cè)的數(shù)據(jù)速率是8bit×100Mbps,通過8b/10b編碼和并/串轉(zhuǎn)換后的串行側(cè)的數(shù)據(jù)速率就是1bit×1Gbps。8b/10b編碼方法早由IBM發(fā)明，后來成為ANSI標(biāo)準(zhǔn)的一部分(ANSIX3.230-1994,clause11),并在通信和計算機(jī)總線上廣泛應(yīng)用。表1.1是ANSI8b/10b編碼表的一部分，以數(shù)據(jù)0x00為例， 數(shù)字信號上升時間是示波器中進(jìn)行上升時間測量例子，光標(biāo)交叉點(diǎn)指示出上升時間測量的起始點(diǎn)和結(jié)束點(diǎn)的位置；海南電氣性能測試數(shù)字信號測試

高速數(shù)字接口原理與測試；海南電氣性能測試數(shù)字信號測試

要想得到零邊沿時間的理想方波，理論上是需要無窮大頻率的頻率分量。如果比較高只考慮到某個頻率點(diǎn)處的頻率分量，則來出的時域波形邊沿時間會蛻化，會使得邊沿時間增大。例如，一個頻率為500MHz的理想方波，其5次諧波分量是2500M,如果把5次諧波以內(nèi)所有分量成時域信號，貝U其邊沿時間大概是0.35/2500M=0.14ns,即140ps。

我們可以把數(shù)字信號假設(shè)為一個時間軸上無窮的梯形波的周期信號，它的傅里葉變換

對應(yīng)于每個頻率點(diǎn)的正弦波的幅度，我們可以勾勒出虛線所示的頻譜包絡(luò)線， 可以看到它有兩個轉(zhuǎn)折頻率分別對應(yīng)1/材和1/”（刁是半周期，。是邊沿時間）

從1/叫轉(zhuǎn)折頻率開始，頻譜的諧波分量是按I/?下降的，也就是-40dB/dec （-40分貝每 十倍頻，即每增大十倍頻率，諧波分量減小100倍）。可以看到相對于理想方波，從這個頻 率開始，信號的諧波分量大大減小。 海南電氣性能測試數(shù)字信號測試