設(shè)計(jì)規(guī)劃設(shè)計(jì)規(guī)劃子流程：梳理功能要求→確認(rèn)設(shè)計(jì)要求→梳理設(shè)計(jì)要求。梳理功能要求（1）逐頁(yè)瀏覽原理圖，熟悉項(xiàng)目類型。項(xiàng)目類型可分為：數(shù)字板、模擬板、數(shù)?；旌习濉⑸漕l板、射頻數(shù)模混合板、功率電源板、背板等，依據(jù)項(xiàng)目類型逐頁(yè)查看原理圖梳理五大功能模塊：輸入模塊、輸出...

生成Gerber文件（1）生成Gerber文件：根據(jù)各EDA軟件操作，生成Gerber文件。（2）檢查Gerber文件：檢查Gerber文件步驟：種類→數(shù)量→格式→時(shí)間。Gerber文件種類及數(shù)量：各層線路、絲印層、阻焊層、鋼網(wǎng)層、鉆孔表、IPC網(wǎng)表必須齊全且...

調(diào)整器件字符的方法還有：“1”、“O”、△、或者其他符號(hào)要放在對(duì)應(yīng)的1管腳處；對(duì)BGA器件用英文字母和阿拉伯?dāng)?shù)字構(gòu)成的矩陣方式表示。帶極性器件要把“+”或其他標(biāo)識(shí)放在正極旁；對(duì)于管腳較多的器件要每隔5個(gè)管腳或者收尾管腳都要標(biāo)出管腳號(hào)（6）對(duì)于二極管正極標(biāo)注的擺...

電源、地處理，（1）不同電源、地網(wǎng)絡(luò)銅皮分割帶優(yōu)先≥20Mil，在BGA投影區(qū)域內(nèi)分隔帶小為10Mil。（2）開關(guān)電源按器件資料單點(diǎn)接地，電感下不允許走線；（3）電源、地網(wǎng)絡(luò)銅皮的最小寬度處滿足電源、地電流大小的通流能力，參考4.8銅皮寬度通流表。（4）電源、...

模塊劃分（1）布局格點(diǎn)設(shè)置為50Mil。（2）以主芯片為中心的劃分準(zhǔn)則,把該芯片相關(guān)阻容等分立器件放在同一模塊中。（3）原理圖中單獨(dú)出現(xiàn)的分立器件，要放到對(duì)應(yīng)芯片的模塊中，無(wú)法確認(rèn)的，需要與客戶溝通,然后再放到對(duì)應(yīng)的模塊中。（4）接口電路如有結(jié)構(gòu)要求按結(jié)構(gòu)要求...

電源模塊擺放電源模塊要遠(yuǎn)離易受干擾的電路，如ADC、DAC、RF、時(shí)鐘等電路模塊，發(fā)熱量大的電源模塊，需要拉大與其它電路的距離，與其他模塊的器件保持3mm以上的距離。不同模塊的用法電源，靠近模塊擺放，負(fù)載為整板電源供電的模塊優(yōu)先擺放在總電源輸入端。其它器件擺放...

電源電路放置優(yōu)先處理開關(guān)電源模塊布局，并按器件資料要求設(shè)計(jì)。RLC放置（1）濾波電容放置濾波電容靠近管腳擺放（BGA、SOP、QFP等封裝的濾波電容放置），多與BGA電源或地的兩個(gè)管腳共用同一過孔。BGA封裝下放置濾波電容：BGA封裝過孔密集很難把所有濾波電容...

DDR的PCB布局、布線要求4、對(duì)于DDR的地址及控制信號(hào)，如果掛兩片DDR顆粒時(shí)拓?fù)浣ㄗh采用對(duì)稱的Y型結(jié)構(gòu)，分支端靠近信號(hào)的接收端，串聯(lián)電阻靠近驅(qū)動(dòng)端放置（5mm以內(nèi)），并聯(lián)電阻靠近接收端放置（5mm以內(nèi)），布局布線要保證所有地址、控制信號(hào)拓?fù)浣Y(jié)構(gòu)的一致性及...

SDRAM時(shí)鐘源同步和外同步1、源同步：是指時(shí)鐘與數(shù)據(jù)同時(shí)在兩個(gè)芯片之間間傳輸，不需要外部時(shí)鐘源來(lái)給SDRAM提供時(shí)鐘，CLK由SDRAM控制芯片（如CPU）輸出，數(shù)據(jù)總線、地址總線、控制總線信號(hào)由CLK來(lái)觸發(fā)和鎖存，CLK必須與數(shù)據(jù)總線、地址總線、控制總線信...

工藝、層疊和阻抗信息確認(rèn)（1）與客戶確認(rèn)阻抗類型，常見阻抗類型如下：常規(guī)阻抗：?jiǎn)味?0歐姆，差分100歐姆。特殊阻抗：射頻線單端50歐姆、75歐姆隔層參考，USB接口差分90歐姆，RS485串口差分120歐姆。（2）傳遞《PCBLayout業(yè)務(wù)資料及要求》中的...

添加特殊字符（1）靠近器件管腳擺放網(wǎng)絡(luò)名，擺放要求同器件字符，（2）板名、版本絲?。悍胖迷赑CB的元件面，水平放置，比元件位號(hào)絲印大（常規(guī)絲印字符寬度10Mil，高度80Mil）；扣板正反面都需要有板名絲印，方便識(shí)別。添加特殊絲?。?）條碼：條碼位置應(yīng)靠近PC...

DDR與SDRAM信號(hào)的不同之處，1、DDR的數(shù)據(jù)信號(hào)與地址\控制信號(hào)是參考不同的時(shí)鐘信號(hào)，數(shù)據(jù)信號(hào)參考DQS選通信號(hào)，地址\控制信號(hào)參考CK\CK#差分時(shí)鐘信號(hào)；而SDRAM信號(hào)的數(shù)據(jù)、地址、控制信號(hào)是參考同一個(gè)時(shí)鐘信號(hào)。2、數(shù)據(jù)信號(hào)參考的時(shí)鐘信號(hào)即DQS信...

ADC和DAC是數(shù)字信號(hào)和模擬信號(hào)的接口，在通信領(lǐng)域，射頻信號(hào)轉(zhuǎn)換為中頻信號(hào)，中頻信號(hào)經(jīng)過ADC轉(zhuǎn)換成數(shù)字信號(hào)，經(jīng)過數(shù)字算法處理后，再送入DAC轉(zhuǎn)換成中頻，再進(jìn)行了變頻為射頻信號(hào)發(fā)射出去。（1）ADC和DAC的PCBLAYOUT1、布局原則：優(yōu)先兼顧ADC、D...

DDR2模塊相對(duì)于DDR內(nèi)存技術(shù)（有時(shí)稱為DDRI），DDRII內(nèi)存可進(jìn)行4bit預(yù)讀取。兩倍于標(biāo)準(zhǔn)DDR內(nèi)存的2BIT預(yù)讀取，這就意味著，DDRII擁有兩倍于DDR的預(yù)讀系統(tǒng)命令數(shù)據(jù)的能力，因此，DDRII則簡(jiǎn)單的獲得兩倍于DDR的完整的數(shù)據(jù)傳輸能力；DDR...

通過規(guī)范PCBLayout服務(wù)操作要求，提升PCBLayout服務(wù)質(zhì)量和保證交期的目的。適用范圍適用于我司PCBLayout業(yè)務(wù)。文件維護(hù)部門設(shè)計(jì)部。定義與縮略語(yǔ)（1）PCBLayout：利用EDA軟件將邏輯原理圖設(shè)計(jì)為印制電路板圖的全過程。（2）PCB:印刷...

通過規(guī)范PCBLayout服務(wù)操作要求，提升PCBLayout服務(wù)質(zhì)量和保證交期的目的。適用范圍適用于我司PCBLayout業(yè)務(wù)。文件維護(hù)部門設(shè)計(jì)部。定義與縮略語(yǔ)（1）PCBLayout：利用EDA軟件將邏輯原理圖設(shè)計(jì)為印制電路板圖的全過程。（2）PCB:印刷...

電源電路放置優(yōu)先處理開關(guān)電源模塊布局，并按器件資料要求設(shè)計(jì)。RLC放置（1）濾波電容放置濾波電容靠近管腳擺放（BGA、SOP、QFP等封裝的濾波電容放置），多與BGA電源或地的兩個(gè)管腳共用同一過孔。BGA封裝下放置濾波電容：BGA封裝過孔密集很難把所有濾波電容...

規(guī)則設(shè)置子流程：層疊設(shè)置→物理規(guī)則設(shè)置→間距規(guī)則設(shè)置→差分線規(guī)則設(shè)置→特殊區(qū)域規(guī)則設(shè)置→時(shí)序規(guī)則設(shè)置◆層疊設(shè)置：根據(jù)《PCB加工工藝要求說明書》上的層疊信息，在PCB上進(jìn)行對(duì)應(yīng)的規(guī)則設(shè)置。◆物理規(guī)則設(shè)置（1）所有阻抗線線寬滿足《PCB加工工藝要求說明書》中的阻...

DDR與SDRAM信號(hào)的不同之處，1、DDR的數(shù)據(jù)信號(hào)與地址\控制信號(hào)是參考不同的時(shí)鐘信號(hào)，數(shù)據(jù)信號(hào)參考DQS選通信號(hào)，地址\控制信號(hào)參考CK\CK#差分時(shí)鐘信號(hào)；而SDRAM信號(hào)的數(shù)據(jù)、地址、控制信號(hào)是參考同一個(gè)時(shí)鐘信號(hào)。2、數(shù)據(jù)信號(hào)參考的時(shí)鐘信號(hào)即DQS信...

存儲(chǔ)模塊介紹：存儲(chǔ)器分類在我們的設(shè)計(jì)用到的存儲(chǔ)器有SRAM、DRAM、EEPROM、Flash等，其中DDR系列用的是多的，其DDR-DDR4的詳細(xì)參數(shù)如下：DDR采用TSSOP封裝技術(shù)，而DDR2和DDR3內(nèi)存均采用FBGA封裝技術(shù)。TSSOP封裝的外形尺寸...

通過規(guī)范PCBLayout服務(wù)操作要求，提升PCBLayout服務(wù)質(zhì)量和保證交期的目的。適用范圍適用于我司PCBLayout業(yè)務(wù)。文件維護(hù)部門設(shè)計(jì)部。定義與縮略語(yǔ)（1）PCBLayout：利用EDA軟件將邏輯原理圖設(shè)計(jì)為印制電路板圖的全過程。（2）PCB:印刷...

DDRII新增特性，ODT（ On Die Termination）,DDR匹配放在PCB電路板上，而DDRII則把匹配直接設(shè)計(jì)到DRAM芯片內(nèi)部，用來(lái)改善信號(hào)品質(zhì)，這使得DDRII的拓?fù)浣Y(jié)構(gòu)較DDR簡(jiǎn)單，布局布線也相對(duì)較容易一些。說明：ODT（On-Die ...

存儲(chǔ)模塊介紹：存儲(chǔ)器分類在我們的設(shè)計(jì)用到的存儲(chǔ)器有SRAM、DRAM、EEPROM、Flash等，其中DDR系列用的是多的，其DDR-DDR4的詳細(xì)參數(shù)如下：DDR采用TSSOP封裝技術(shù)，而DDR2和DDR3內(nèi)存均采用FBGA封裝技術(shù)。TSSOP封裝的外形尺寸...

布局整體思路（1）整板器件布局整齊、緊湊;滿足“信號(hào)流向順暢，布線短”的原則；（2）不同類型的電路模塊分開擺放，相對(duì)、互不干擾；（3）相同模塊采用復(fù)制的方式相同布局；（4）預(yù)留器件扇出、通流能力、走線通道所需空間；（5）器件間距滿足《PCBLayout工藝參數(shù)...

SDRAM各管腳功能說明：1、CLK是由系統(tǒng)時(shí)鐘驅(qū)動(dòng)的，SDRAM所有的輸入信號(hào)都是在CLK的上升沿采樣，CLK還用于觸發(fā)內(nèi)部計(jì)數(shù)器和輸出寄存器；2、CKE為時(shí)鐘使能信號(hào)，高電平時(shí)時(shí)鐘有效，低電平時(shí)時(shí)鐘無(wú)效，CKE為低電平時(shí)SDRAM處于預(yù)充電斷電模式和自刷新...

評(píng)估平面層數(shù)，電源平面數(shù)的評(píng)估：分析單板電源總數(shù)與分布情況，優(yōu)先關(guān)注分布范圍大，及電流大于1A以上的電源(如:+5V，+3.3V此類整板電源、FPGA/DSP的核電源、DDR電源等）。通常情況下：如果板內(nèi)無(wú)BGA封裝的芯片，一般可以用一個(gè)電源層處理所有的電源；...

DDR的PCB布局、布線要求1、DDR數(shù)據(jù)信號(hào)線的拓?fù)浣Y(jié)構(gòu)，在布局時(shí)保證緊湊的布局，即控制器與DDR芯片緊湊布局，需要注意DDR數(shù)據(jù)信號(hào)是雙向的，串聯(lián)端接電阻放在中間可以同時(shí)兼顧數(shù)據(jù)讀/寫時(shí)良好的信號(hào)完整性。2、對(duì)于DDR信號(hào)數(shù)據(jù)信號(hào)DQ是參考選通信號(hào)DQS的...

電氣方面注意事項(xiàng)（1）TVS管、ESD、保險(xiǎn)絲等保護(hù)器件靠近接口放置；（2）熱敏器件遠(yuǎn)離大功率器件布局；（3）高、中、低速器件分區(qū)布局；（4）數(shù)字、模擬器件分區(qū)布局；（5）電源模塊、模擬電路、時(shí)鐘電路、射頻電路、隔離器件布局按器件資料；（6）串聯(lián)電阻靠近源端放...

整體布局整體布局子流程：接口模塊擺放→中心芯片模塊擺放→電源模塊擺放→其它器件擺放◆接口模塊擺放接口模塊主要包括：常見接口模塊、電源接口模塊、射頻接口模塊、板間連接器模塊等。（1）常見接口模塊：常用外設(shè)接口有：USB、HDMI、RJ45、VGA、RS485、R...

存儲(chǔ)模塊介紹：存儲(chǔ)器分類在我們的設(shè)計(jì)用到的存儲(chǔ)器有SRAM、DRAM、EEPROM、Flash等，其中DDR系列用的是多的，其DDR-DDR4的詳細(xì)參數(shù)如下：DDR采用TSSOP封裝技術(shù)，而DDR2和DDR3內(nèi)存均采用FBGA封裝技術(shù)。TSSOP封裝的外形尺寸...