湖北信號完整性測試數(shù)字信號測試

數(shù)字信號的時鐘分配(ClockDistribution)

前面講過，對于數(shù)字電路來說，目前絕大部分的場合都是采用同步邏輯電路，而同步邏輯電路中必不可少的就是時鐘。數(shù)字信號的可靠傳輸依賴于準(zhǔn)確的時鐘采樣，一般情況下發(fā)送端和接收端都需要使用相同頻率的工作時鐘才可以保證數(shù)據(jù)不會丟失(有些特殊的應(yīng)用中收發(fā)端可以采用大致相同頻率工作時鐘，但需要在數(shù)據(jù)格式或協(xié)議層面做些特殊處理)。為了把發(fā)送端的時鐘信息傳遞到接收端以進(jìn)行正確的信號采樣，數(shù)字總線采用的時鐘分配方式大體上可以分為3類，即并行時鐘、嵌入式時鐘、前向時鐘，各有各的應(yīng)用領(lǐng)域。 數(shù)字信號是由“0”和“1”。湖北信號完整性測試數(shù)字信號測試

基本上可以看到數(shù)字信號的頻域分量大部分集中在1/7U,這個頻率以下，我們可以將這個頻率稱之為信號的帶寬，工程上可以近似為0.35/0,當(dāng)對設(shè)計要求嚴(yán)格的時候，也可近似為0.5/rro

也就是說，疊加信號帶寬（0.35/。）以下的頻率分量基本上可以復(fù)現(xiàn)邊沿時間是tr的數(shù)字時;域波形信號。這個頻率通常也叫作轉(zhuǎn)折頻率或截止頻率（Fknee或cutofffrequency）

*信號的能量大部分集中在信號帶寬以下，意味著我們在考慮這個信號的傳輸效應(yīng)時，主要關(guān)注比較高頻率可以到信號的帶寬。

所以，假如在數(shù)字信號的傳輸過程中可以保證在信號的帶寬（0.35億）以下的頻率分量（模擬信號）經(jīng)過互連路徑的質(zhì)量，則我們可以保證接收到比較完整的數(shù)字信號。

然而，我們會在下面看到在考慮信號完整性問題時由于傳輸路徑阻抗不連續(xù)對信號的反射，損耗隨頻率的增加而增加的特性等因素，這些頻率分量在傳輸時會有畸變，從而造成接收到的各個頻率的分量疊加在時并不能完全保證復(fù)現(xiàn)原有的時域的數(shù)字信號。 中國臺灣USB測試數(shù)字信號測試模擬信號和數(shù)字信號的差異；

采用并行總線的另外一個問題在于總線的吞吐量很難持續(xù)提升。對于并行總線來說， 其總線吞吐量=數(shù)據(jù)線位數(shù)×數(shù)據(jù)速率。我們可以通過提升數(shù)據(jù)線的位數(shù)來提高總線吞吐  量，也可以通過提升數(shù)據(jù)速率來提高總線吞吐量。以個人計算機中曾經(jīng)非常流行的PCI總  線為例，其**早推出時總線是32位的數(shù)據(jù)線，工作時鐘頻率是33MHz,其總線吞吐量=  32bit×33MHz;后來為了提升其總線吞吐量推出的PCI-X總線，把總線寬度擴展到64位， 工作時鐘頻率比較高提升到133MHz,其總線吞吐量=64bit×133MHz。是PCI插槽  和PCI-X插槽的一個對比，可以看到PCI-X由于使用了更多的數(shù)據(jù)線，其插槽更長。

但是隨著人們對于總線吞吐量要求的不斷提高，這種提升總線帶寬的方式遇到了瓶頸。首先由于芯片尺寸和布線空間的限制，64位數(shù)據(jù)寬度已經(jīng)幾乎是極限了。另外，這64根數(shù)據(jù)線共用一個采樣時鐘，為了保證所有的信號都滿足其建立保持時間的要求，在PCB上布線、換層、拐彎時需要保證精確等長。而總線工作速率越高，對于各條線的等長要求就越高，對于這么多根信號要實現(xiàn)等長的布線是很難做到的。

用邏輯分析儀采集到的一個實際的8位總線的工作時序，可以看到在數(shù)據(jù)從0x00跳變到0xFF狀態(tài)過程中，這8根線實際并不是精確一起跳變的。

可以插入控制字符。在10bit數(shù)據(jù)可以表示的1024個組合中，除了512個組合用 于對應(yīng)原始的8bit數(shù)據(jù)以及一些不太好的組合(這樣信號里有太長的 連續(xù)0或者1,而且明顯0、1的數(shù)量不平衡)以外，還有一些很特殊的組合。這些特殊的組 合可以用來在數(shù)據(jù)傳輸過程中作為控制字符插入。這些控制字符不對應(yīng)特定的 8bit數(shù)據(jù)，但是在有些總線應(yīng)用里可以一些特殊的含義。比如K28.5碼型，其特殊的 碼型組合可以幫助接收端更容易判別接收到的連續(xù)的10bit數(shù)據(jù)流的符號邊界，所以在一 些總線的初始化階段或數(shù)據(jù)包的包頭都會進(jìn)行發(fā)送。還有一些特殊的符號用于進(jìn)行鏈路訓(xùn) 練、標(biāo)記不同的數(shù)據(jù)包類型、進(jìn)行收發(fā)端的時鐘速率匹配等。數(shù)字信號的建立/保持時間（Setup/Hold Time）;

采用這種時鐘恢復(fù)方式后，由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動，所以數(shù)據(jù)傳輸 中增加的低頻抖動對于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制，數(shù)據(jù)線上的高頻抖動仍然會對接收端采樣產(chǎn)生比較大的影響。)

采用嵌入式時鐘的缺點在于電路的復(fù)雜度增加，而且由于數(shù)據(jù)編碼需要一些額外開銷，降低了總線效率。

隨著技術(shù)的發(fā)展，一些對總線效率要求更高的應(yīng)用中開始采用另一種時鐘分配方式，即前向時鐘(ForwardClocking)。前向時鐘的實現(xiàn)得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會增加抖動。

一個前向時鐘的典型應(yīng)用，總線仍然有單獨的時鐘傳輸通路，而與傳統(tǒng)并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓(xùn)練的過程，接收端的DLL在訓(xùn)練過程中可以根據(jù)每條鏈路的時延情況調(diào)整時延，從而保證每條數(shù)據(jù)線都有充足的建立/保持時間。 數(shù)字信號的帶寬（Bandwidth）;中國臺灣數(shù)字信號測試銷售廠

數(shù)字信號可通過分時將大量信號合成為一個信號（稱復(fù)用信號），通過某個處理器處理后，再將信號解復(fù)用；湖北信號完整性測試數(shù)字信號測試

由于真正的預(yù)加重電路在實現(xiàn)時需要有相應(yīng)的放大電路來增加跳變比特的幅度，電路  比較復(fù)雜而且增加系統(tǒng)功耗，所以在實際應(yīng)用時更多采用去加重的方式。去加重技術(shù)不是  增大跳變比特的幅度，而是減小非跳變比特的幅度，從而得到和預(yù)加重類似的信號波形。 圖 1.29是對一個10Gbps的信號進(jìn)行-3.5dB的去加重后對頻譜的影響?？梢钥吹?，去加  重主要是通過壓縮信號的直流和低頻分量(長0 或者長 1  的比特流),從而改善其在傳輸過  程中可 能造成的對短0或者短1 比特的影響。湖北信號完整性測試數(shù)字信號測試