眼圖測試PCI-E測試方案

隨著數(shù)據(jù)速率的提高，在發(fā)送端對信號高頻進(jìn)行補償還是不夠，于是PCIe3.0及 之后的標(biāo)準(zhǔn)中又規(guī)定在接收端(RX端)還要對信號做均衡(Equalization),從而對線路的損 耗進(jìn)行進(jìn)一步的補償。均衡電路的實現(xiàn)難度較大，以前主要用在通信設(shè)備的背板或長電纜 傳輸?shù)膱龊希┠暌仓饾u開始在計算機(jī)、消費類電子等領(lǐng)域應(yīng)用，比如USB3.0、SATA 6G、DDR5中也均采用了均衡技術(shù)。圖4 .4分別是PCIe3 .0和4 .0標(biāo)準(zhǔn)中對CTLE均衡器 的頻響特性的要求。可以看到，均衡器的強弱也有很多擋可選，在Link Training階段TX 和RX端會協(xié)商出一個比較好的組合(參考資料： PCI ExpressR Base Specification 4 .0)。PCI-E3.0的接收端測試中的Repeater起作用？眼圖測試PCI-E測試方案

隨著數(shù)據(jù)速率的提高，芯片中的預(yù)加重和均衡功能也越來越復(fù)雜。比如在PCle 的1代和2代中使用了簡單的去加重(De-emphasis)技術(shù)，即信號的發(fā)射端(TX)在發(fā)送信 號時對跳變比特(信號中的高頻成分)加大幅度發(fā)送，這樣可以部分補償傳輸線路對高 頻成分的衰減，從而得到比較好的眼圖。在1代中采用了-3.5dB的去加重，2代中采用了 -3.5dB和-6dB的去加重。對于3代和4代技術(shù)來說，由于信號速率更高，需要采用更加 復(fù)雜的去加重技術(shù)，因此除了跳變比特比非跳變比特幅度增大發(fā)送以外，在跳變比特的前 1個比特也要增大幅度發(fā)送，這個增大的幅度通常叫作Preshoot。為了應(yīng)對復(fù)雜的鏈路環(huán)境，眼圖測試PCI-E測試方案所有帶pcie物理插槽的主板都可以插固態(tài)硬盤用么？假如能的話插上可以改成引導(dǎo)系統(tǒng)的盤么？

雖然在編碼方式和芯片內(nèi)部做了很多工作，但是傳輸鏈路的損耗仍然是巨大的挑戰(zhàn)，特 別是當(dāng)采用比較便宜的PCB板材時，就不得不適當(dāng)減少傳輸距離和鏈路上的連接器數(shù)量。 在PCIe3.0的8Gbps速率下，還有可能用比較便宜的FR4板材在大約20英寸的傳輸距離 加2個連接器實現(xiàn)可靠信號傳輸。在PCle4.0的16Gbps速率下，整個16Gbps鏈路的損耗 需要控制在-28dB @8GHz以內(nèi)，其中主板上芯片封裝、PCB/過孔走線、連接器的損耗總 預(yù)算為-20dB@8GHz,而插卡上芯片封裝、PCB/過孔走線的損耗總預(yù)算為-8dB@8GHz。

整個鏈路的長度需要控制在12英寸以內(nèi)，并且鏈路上只能有一個連接器。如果需要支持更 長的傳輸距離或者鏈路上有更多的連接器，則需要在鏈路中插入Re-timer芯片對信號進(jìn)行 重新整形和中繼。圖4.6展示了典型的PCle4.0的鏈路模型以及鏈路損耗的預(yù)算，圖中各 個部分的鏈路預(yù)算對于設(shè)計和測試都非常重要，對于測試部分的影響后面會具體介紹。

·TransactionProtocolTesting(傳輸協(xié)議測試):用于檢查設(shè)備傳輸層的協(xié)議行為?！latformBIOSTesting(平臺BIOS測試):用于檢查主板BIOS識別和配置PCIe外設(shè)的能力。對于PCIe4.0來說，針對之前發(fā)現(xiàn)的問題以及新增的特性，替換或增加了以下測試項目·InteroperabilityTesting(互操作性測試):用于檢查主板和插卡是否能夠訓(xùn)練成雙方都支持的比較高速率和比較大位寬(Re-timer要和插卡一起測試)?！aneMargining(鏈路裕量測試):用于檢查接收端的鏈路裕量掃描功能。其中，針對電氣特性測試，又有專門的物理層測試規(guī)范，用于規(guī)定具體的測試項目和測試方法。表4.2是針對PCIe4.0的主板或插卡需要進(jìn)行的物理層測試項目,其中灰色背景的測試項目都涉及鏈路協(xié)商功能。走pcie通道的M.2接口必定是支持NVME協(xié)議的嗎？

在測試通道數(shù)方面，傳統(tǒng)上PCIe的主板測試采用了雙口(Dual-Port)測試方法，即需要 把被測的一條通道和參考時鐘RefClk同時接入示波器測試。由于測試通道和RefClk都是 差分通道，所以在用電纜直接連接測試時需要用到4個示波器通道(雖然理論上也可以用2個 差分探頭實現(xiàn)連接，但是由于會引入額外的噪聲，所以直接電纜連接是常用的方法),這種 方法的優(yōu)點是可以比較方便地計算數(shù)據(jù)通道相對于RefClk的抖動。但在PCIe5.0中，對于 主板的測試也采用了類似于插卡測試的單口(Single-Port)方法，即只把被測數(shù)據(jù)通道接入 示波器測試，這樣信號質(zhì)量測試中只需要占用2個示波器通道。圖4.23分別是PCIe5.0主 板和插卡信號質(zhì)量測試組網(wǎng)圖，芯片封裝和一部分PCB走線造成的損耗都是通過PCI-SIGPCI-E測試信號完整性測試解決方案；內(nèi)蒙古PCI-E測試配件

PCI-E4.0的標(biāo)準(zhǔn)什么時候推出？有什么變化？眼圖測試PCI-E測試方案

PCIe4.0的接收端容限測試在PCIel.0和2.0的時代，接收端測試不是必需的，通常只要保證發(fā)送端的信號質(zhì)量基本就能保證系統(tǒng)的正常工作。但是從PCle3.0開始，由于速率更高，所以接收端使用了均衡技術(shù)。由于接收端更加復(fù)雜而且其均衡的有效性會影響鏈路傳輸?shù)目煽啃裕越邮斩说娜菹逌y試變成了必測的項目。所謂接收容限測試，就是要驗證接收端對于惡劣信號的容忍能力。這就涉及兩個問題，一個是惡劣信號是怎么定義的，另一個是怎么判斷被測系統(tǒng)能夠容忍這樣的惡劣信號。眼圖測試PCI-E測試方案

深圳市力恩科技有限公司致力于儀器儀表，以科技創(chuàng)新實現(xiàn)高質(zhì)量管理的追求。力恩科技擁有一支經(jīng)驗豐富、技術(shù)創(chuàng)新的專業(yè)研發(fā)團(tuán)隊，以高度的專注和執(zhí)著為客戶提供實驗室配套，誤碼儀/示波器，矢量網(wǎng)絡(luò)分析儀，協(xié)議分析儀。力恩科技不斷開拓創(chuàng)新，追求出色，以技術(shù)為先導(dǎo)，以產(chǎn)品為平臺，以應(yīng)用為重點，以服務(wù)為保證，不斷為客戶創(chuàng)造更高價值，提供更優(yōu)服務(wù)。力恩科技始終關(guān)注儀器儀表市場，以敏銳的市場洞察力，實現(xiàn)與客戶的成長共贏。