PCI-E測(cè)試DDR一致性測(cè)試維保

測(cè)試軟件運(yùn)行后，示波器會(huì)自動(dòng)設(shè)置時(shí)基、垂直增益、觸發(fā)等參數(shù)進(jìn)行測(cè)量并匯總成一 個(gè)測(cè)試報(bào)告，測(cè)試報(bào)告中列出了測(cè)試的項(xiàng)目、是否通過(guò)、spec的要求、實(shí)測(cè)值、margin等。 自動(dòng)測(cè)試軟件進(jìn)行DDR4眼圖睜開(kāi)度測(cè)量的一個(gè)例子。信號(hào)質(zhì)量的測(cè)試還可以  輔 助 用 戶 進(jìn) 行 內(nèi) 存 參 數(shù) 的 配 置 ， 比 如 高 速 的 D D R 芯 片 都 提 供 有 O D T ( O n D i e Termination)的功能，用戶可以通過(guò)軟件配置改變內(nèi)存芯片中的匹配電阻，并分析對(duì)信號(hào)質(zhì) 量的影響。

除了一致性測(cè)試以外，DDR測(cè)試軟件還可以支持調(diào)試功能。比如在某個(gè)關(guān)鍵參數(shù)測(cè)試 失敗后，可以針對(duì)這個(gè)參數(shù)進(jìn)行Debug。此時(shí)，測(cè)試軟件會(huì)捕獲、存儲(chǔ)一段時(shí)間的波形并進(jìn) 行參數(shù)統(tǒng)計(jì)，根據(jù)統(tǒng)計(jì)結(jié)果可以查找到參數(shù)違規(guī)時(shí)對(duì)應(yīng)的波形位置， 擴(kuò)展 DDR5 發(fā)射機(jī)合規(guī)性測(cè)試軟件的功能。PCI-E測(cè)試DDR一致性測(cè)試維保

DDR規(guī)范沒(méi)有定義模板，這給用眼圖方式分析信號(hào)時(shí)判斷信號(hào)是否滿足規(guī)范要求帶來(lái)挑戰(zhàn)。有基于JEDEC規(guī)范定義的，ds、，dh、-H(ac)min和rIL(ac)max參數(shù),得出的DDR2533寫(xiě)眼圖的模板，中間的區(qū)域就是模板，中間的線是DQS的有效邊沿即有效的上升沿或下降沿。嚴(yán)格按規(guī)范來(lái)說(shuō)的話，中間的模板應(yīng)該定義為橫著的梯形，因?yàn)楸３謺r(shí)間是相對(duì)于DC參數(shù)的，不過(guò)用長(zhǎng)方形可以定義一個(gè)更嚴(yán)格的參數(shù)要求。

DDR總線一致性測(cè)試對(duì)示波器帶寬的要求

因?yàn)镴edec規(guī)范沒(méi)有給岀DDR具體的快的上升、下降時(shí)間，通過(guò)預(yù)估的方式可以得岀 快的邊沿時(shí)間，但是往往比實(shí)際要快，是基于實(shí)際PCB板材的情況得出的結(jié)果，有 了這個(gè)結(jié)果可計(jì)算出需要的示波器帶寬。 PCI-E測(cè)試DDR一致性測(cè)試維保DDR眼圖讀寫(xiě)分離的傳統(tǒng)方法。

DDR的信號(hào)探測(cè)技術(shù)

在DDR的信號(hào)測(cè)試中，還有 一 個(gè)要解決的問(wèn)題是怎么找到相應(yīng)的測(cè)試點(diǎn)進(jìn)行信號(hào)探 測(cè)。由于DDR的信號(hào)不像PCle、SATA、USB等總線 一 樣有標(biāo)準(zhǔn)的連接器，通常都是直接 的BGA顆粒焊接，而且JEDEC對(duì)信號(hào)規(guī)范的定義也都是在內(nèi)存顆粒的BGA引腳上，這就 使得信號(hào)探測(cè)成為一個(gè)復(fù)雜的問(wèn)題。

比如對(duì)于DIMM條的DDR信號(hào)質(zhì)量測(cè)試來(lái)說(shuō)，雖然在金手指上測(cè)試是方便的找到 測(cè)試點(diǎn)的方法，但是測(cè)得的信號(hào)通常不太準(zhǔn)確。原因是DDR總線的速率比較高，而且可能 經(jīng)過(guò)金手指后還有信號(hào)的分叉，這就造成金手指上的信號(hào)和內(nèi)存顆粒引腳上的信號(hào)形狀差異很大。

對(duì)于嵌入式應(yīng)用的DDR的協(xié)議測(cè)試， 一般是DDR顆粒直接焊接在PCB板上，測(cè)試可 以選擇針對(duì)邏輯分析儀設(shè)計(jì)的BGA探頭。也可以設(shè)計(jì)時(shí)事先在板上留測(cè)試點(diǎn)，把被測(cè)信 號(hào)引到一些按一定規(guī)則排列的焊盤(pán)上，再通過(guò)相應(yīng)探頭的排針頂在焊盤(pán)上進(jìn)行測(cè)試。

協(xié)議測(cè)試也可以和信號(hào)質(zhì)量測(cè)試、電源測(cè)試結(jié)合起來(lái)，以定位由于信號(hào)質(zhì)量或電源問(wèn)題 造成的數(shù)據(jù)錯(cuò)誤。圖5.23是一個(gè)LPDDR4的調(diào)試環(huán)境，測(cè)試中用邏輯分析儀觀察總線上 的數(shù)據(jù)，同時(shí)用示波器檢測(cè)電源上的紋波和瞬態(tài)變化，通過(guò)把總線解碼的數(shù)據(jù)和電源瞬態(tài)變 化波形做時(shí)間上的相關(guān)和同步觸發(fā)，可以定位由于電源變化造成的總線讀/寫(xiě)錯(cuò)誤問(wèn)題。 82496 DDR信號(hào)質(zhì)量的測(cè)試方法、測(cè)試裝置與測(cè)試設(shè)備與流程；

為了進(jìn)行更簡(jiǎn)單的讀寫(xiě)分離，Agilent的Infiniium系列示波器提供了一種叫作InfiniiScan 的功能，可以通過(guò)區(qū)域（Zone）定義的方式把讀寫(xiě)數(shù)據(jù)可靠分開(kāi)。

根據(jù)讀寫(xiě)數(shù)據(jù)的建立保持時(shí)間不同，Agilent獨(dú)有的InfiniiScan功能可以通過(guò)在屏幕上畫(huà) 出幾個(gè)信號(hào)必須通過(guò)的區(qū)域的方式方便地分離出讀、寫(xiě)數(shù)據(jù)，并進(jìn)一步進(jìn)行眼圖的測(cè)試。

信號(hào)的眼圖。用同樣的方法可以把讀信號(hào)的眼圖分離出來(lái)。

除了形成眼圖外，我們還可以利用示波器的模板測(cè)量功能對(duì)眼圖進(jìn)行定量分析，

用戶可以根據(jù)JEDEC的要求自行定義一個(gè)模板對(duì)讀、寫(xiě)信號(hào)進(jìn)行模板測(cè)試，如 果模板測(cè)試Fail,則還可以利用Agilent示波器提供的模板定位功能定位到引起Fail的波形段。 DDR-致性測(cè)試探測(cè)和夾具；眼圖測(cè)試DDR一致性測(cè)試故障

DDR命令、地址和地址總線的建立時(shí)間和保持時(shí)間定義。PCI-E測(cè)試DDR一致性測(cè)試維保

DDR內(nèi)存的典型使用方式有兩種： 一種是在嵌入式系統(tǒng)中直接使用DDR顆粒，另一 種是做成DIMM條(Dual In - line Memory Module,雙列直插內(nèi)存模塊，主要用于服務(wù)器和 PC)或SO - DIMM(Small Outline DIMM,小尺寸雙列直插內(nèi)存，主要用于筆記本) 的形式插  在主板上使用。

在服務(wù)器領(lǐng)域，使用的內(nèi)存條主要有UDIMM、RDIMM、LRDIMM等。UDIMM(UnbufferedDIMM,非緩沖雙列直插內(nèi)存)沒(méi)有額外驅(qū)動(dòng)電路，延時(shí)較小，但數(shù)據(jù)從CPU傳到每個(gè)內(nèi)存顆粒時(shí)，UDIMM需要保證CPU到每個(gè)內(nèi)存顆粒之間的傳輸距離相等，設(shè)計(jì)難度較大，因此UDIMM在容量和頻率上都較低，通常應(yīng)用在性能/容量要求不高的場(chǎng)合。 PCI-E測(cè)試DDR一致性測(cè)試維保