測量數(shù)字信號測試

什么是數(shù)字信號(DigitalSignal)

典型的數(shù)字設(shè)備是由很多電路組成來實現(xiàn)一定的功能的，系統(tǒng)中的各個部分主要通過數(shù)字信號的傳輸來進行信息和數(shù)據(jù)的交互。

數(shù)字信號通過其0、1的邏輯狀態(tài)的變化來一定的含義，典型的數(shù)字信號用兩個不同的信號電平來分別邏輯0和邏輯1的狀態(tài)(有些更復雜的數(shù)字電路會采用多個信號電平實現(xiàn)更多信息的傳輸)。真實的世界中并不存在理想的邏輯0、1狀態(tài)，所以真實情況下只是用一定的信號電平的電壓范圍來相應(yīng)的邏輯狀態(tài)。比如圖1.1中，當信號的電壓低于判決閾值(中間的虛線部分)的下限時邏輯0狀態(tài)，當信號的電壓高于判決閾值的上限時邏輯1狀態(tài)。 什么是模擬信號？數(shù)字信號？測量數(shù)字信號測試

采用這種時鐘恢復方式后，由于CDR能跟蹤數(shù)據(jù)中的 一 部分低頻抖動，所以數(shù)據(jù)傳輸 中增加的低頻抖動對于接收端采樣影響不大，因此更適于長距離傳輸。(不過由于受到環(huán)路 濾波器帶寬的限制，數(shù)據(jù)線上的高頻抖動仍然會對接收端采樣產(chǎn)生比較大的影響。)

采用嵌入式時鐘的缺點在于電路的復雜度增加，而且由于數(shù)據(jù)編碼需要一些額外開銷，降低了總線效率。

隨著技術(shù)的發(fā)展，一些對總線效率要求更高的應(yīng)用中開始采用另一種時鐘分配方式，即前向時鐘(ForwardClocking)。前向時鐘的實現(xiàn)得益于DLL(DelayLockedLoop)電路的成熟。DLL電路比較大的好處是可以很方便地用成熟的CMOS工藝大量集成，而且不會增加抖動。

一個前向時鐘的典型應(yīng)用，總線仍然有單獨的時鐘傳輸通路，而與傳統(tǒng)并行總線所不同的是接收端每條信號路徑上都有一個DLL電路。電路開始工作時可以有一個訓練的過程，接收端的DLL在訓練過程中可以根據(jù)每條鏈路的時延情況調(diào)整時延，從而保證每條數(shù)據(jù)線都有充足的建立/保持時間。 福建數(shù)字信號測試調(diào)試數(shù)字通信的帶寬表征為：bit的傳輸速率；

很多經(jīng)典的處理器采用了并行的總線架構(gòu)。比如大家熟知的51單片機就采用了8根并行數(shù)據(jù)線和16根地址線；CPU的鼻祖——Intel公司的8086微處理器——**初推出時具有16根并行數(shù)據(jù)線和16根地址線；

現(xiàn)在很多嵌入式系統(tǒng)中多使用的ARM處理器則大部分使用32根數(shù)據(jù)線以及若干根地址線。并行總線的比較大好處是總線的邏輯時序比較簡單，電路實現(xiàn)起來比較容易；但是缺點也是非常明顯的，比如并行總線的信號線數(shù)量非常多，會占用大量的引腳和布線空間，因此芯片和PCB的尺寸很難實現(xiàn)小型化，特別是如果要用電纜進行遠距離傳輸時，由于信號線的數(shù)量非常多，使得電纜變得非常昂貴和笨重。

這種方法由于不需要單獨的時鐘走線，各對差分線可以采用各自的CDR電路，所以對各對線的等長要求不太嚴格(即使要求嚴格也很容易實現(xiàn)，因為走線數(shù)量減少，而且信號都是點對點傳輸)。為了把時鐘信息嵌在數(shù)據(jù)流里，需要對數(shù)據(jù)進行編碼，比較常用的編碼方式有ANSI的8b/10b編碼、64b/66b編碼、曼徹斯特編碼、特殊的數(shù)據(jù)編碼以及對數(shù)據(jù)進行加擾等。

嵌入式時鐘結(jié)構(gòu)的關(guān)鍵在于CDR電路，CDR的工作原理如圖1.17所示。CDR通常用一個PLL電路實現(xiàn)，可以從數(shù)據(jù)中提取時鐘。PLL電路通過鑒相器(PhaseDetector)比較輸入信號和本地VCO(壓控振蕩器)間的相差，并把相差信息通過環(huán)路濾波器(Filter)濾波后轉(zhuǎn)換成低頻的對VCO的控制電壓信號，通過不斷的比較和調(diào)整終實現(xiàn)本地VCO對輸入信號的時鐘鎖定。 數(shù)字信號的預加重（Pre-emphasis）;

數(shù)字信號的時域和頻域

數(shù)字信號的頻率分量可以通過從時域到頻域的轉(zhuǎn)換中得到。首先我們要知道時域是真實世界，頻域是更好的用于做信號分析的一種數(shù)學手段，時域的數(shù)字信號可以通過傅里葉變換轉(zhuǎn)變?yōu)橐粋€個頻率點的正弦波的。這些正弦波就是對應(yīng)的數(shù)字信號的頻率分量。假如定義理想方波的邊沿時間為0,占空比50%的周期信號，其在傅里葉變換后各頻率分量振幅。

可見對于理想方波，其振幅頻譜對應(yīng)的正弦波頻率是基頻的奇數(shù)倍頻(在50%的占空比下)。奇次諧波的幅度是按1"下降的(/是頻率)，也就是-20dB/dec(-20分貝每十倍頻)。 傳輸線對數(shù)字信號的影響；福建數(shù)字信號測試調(diào)試

數(shù)字此案好的上升時間（Rising Time）;測量數(shù)字信號測試

采用前向時鐘的總線因為有專門的時鐘通路，不需要再對數(shù)據(jù)進行編解碼，所以總線效率一般都比較高。還有一個優(yōu)點是線路噪聲和抖動對于時鐘和數(shù)據(jù)線的影響基本是一樣的(因為走線通常都在一起),所以對系統(tǒng)的影響可以消除到小。

嵌入式時鐘的電路對于線路上的高頻抖動非常敏感，而采用前向時鐘的電路對高頻抖動的敏感度就相對小得多。前向時鐘總線典型的數(shù)據(jù)速率在500Mbps～12Gbps.

在前向時鐘的拓撲總線中，時鐘速率通常是數(shù)據(jù)速率的一半(也有采用1/4速率、1/10或其他速率的),數(shù)據(jù)在上下邊沿都采樣，也就是通常所說的DDR方式。使用DDR采樣的好處是時鐘線和數(shù)據(jù)線在設(shè)計上需要的帶寬是一樣的，任何設(shè)計上的局限性(比如傳輸線的衰減特性)對于時鐘和數(shù)據(jù)線的影響是一樣的。

前向時鐘在一些關(guān)注效率、實時性，同時需要高吞吐量的總線上應(yīng)用比較，比如DDR總線、GDDR總線、HDMI總線、Intel公司CPU互連的QPI/UPI總線等。 測量數(shù)字信號測試

深圳市力恩科技有限公司公司是一家專門從事實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀產(chǎn)品的生產(chǎn)和銷售，是一家貿(mào)易型企業(yè)，公司成立于2014-04-03，位于深圳市南山區(qū)南頭街道南聯(lián)社區(qū)中山園路9號君翔達大廈辦公樓A201。多年來為國內(nèi)各行業(yè)用戶提供各種產(chǎn)品支持。主要經(jīng)營實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀等產(chǎn)品服務(wù)，現(xiàn)在公司擁有一支經(jīng)驗豐富的研發(fā)設(shè)計團隊，對于產(chǎn)品研發(fā)和生產(chǎn)要求極為嚴格，完全按照行業(yè)標準研發(fā)和生產(chǎn)。克勞德為用戶提供真誠、貼心的售前、售后服務(wù)，產(chǎn)品價格實惠。公司秉承為社會做貢獻、為用戶做服務(wù)的經(jīng)營理念，致力向社會和用戶提供滿意的產(chǎn)品和服務(wù)。深圳市力恩科技有限公司注重以人為本、團隊合作的企業(yè)文化，通過保證實驗室配套，誤碼儀，協(xié)議分析儀，矢量網(wǎng)絡(luò)分析儀產(chǎn)品質(zhì)量合格，以誠信經(jīng)營、用戶至上、價格合理來服務(wù)客戶。建立一切以客戶需求為前提的工作目標，真誠歡迎新老客戶前來洽談業(yè)務(wù)。